

#### From the INTERNATIONAL BUREAU

#### **PCT**

#### **NOTIFICATION OF ELECTION**

(PCT Rule 61.2)

Assistant Commissioner for Patents United States Patent and Trademark Office

Box PCT Washington, D.C.20231 ETATS-UNIS D'AMERIQUE

in its capacity as elected Office

Date of mailing (day/month/year)
14 March 2000 (14.03:00)

International application No. PCT/DE99/02130

International filing date (day/month/year) 09 July 1999 (09.07.99) Applicant's or agent's file reference GR 98P1969P

Priority date (day/month/year)
03 August 1998 (03.08.98)

**Applicant** 

**HUTNER**, Franz

1.	The designated Office is hereby notified of its election made:
	X in the demand filed with the International Preliminary Examining Authority on:
	15 February 2000 (15.02.00)
	in a notice effecting later election filed with the International Bureau on:
2.	The election X was
۷.	was not
	made before the expiration of 19 months from the priority date or, where Rule 32 applies, within the time limit under Rule 32.2(b).
	A A

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland **Authorized officer** 

Diana Nissen

Telephone No.: (41-22) 338.83.38







## INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

	т	<del></del>		
Applicant's or agent's file reference GR 98P1969P	FOR FURTHER ACTIO		ication of Transmittal of International Examination Report (Form PCT/IPEA/416)	
International application No.	International filing date (da	ay/month/year)	Priority date (day/month/year)	
PCT/DE99/02130	09 July 1999 (09	9.07.99)	03 August 1998 (03.08.98)	
International Patent Classification (IPC) or no G01R 31/3185	ational classification and IPO	5	<u> </u>	
Applicant S	SIEMENS AKTIENGE	SELLSCHAF	Т	
Authority and is transmitted to the ap	applicant according to Article	2 36.	International Preliminary Examining	
been amended and are the batter (see Rule 70.16 and Section	nied by ANNEXES, i.e., shee	ets of the descript eets containing re nstructions under	tion, claims and/or drawings which have ectifications made before this Authority	
3. This report contains indications relat	ting to the following items:			
I Basis of the report				
II Priority				
III Non-establishment	of opinion with regard to no	ovelty, inventive s	step and industrial applicability	
IV Lack of unity of in-	vention			
V Reasoned statemen citations and explan	nt under Article 35(2) with re unations supporting such state	gard to novelty, i	inventive step or industrial applicability;	
VI Certain documents	cited			
VII Certain defects in the	the international application			
VIII Certain observation	ns on the international applica	ation		
Date of submission of the demand	Date	e of completion o	of this report	
15 February 2000 (15.0)	2.00)	08 Sep	otember 2000 (08.09.2000)	
Name and mailing address of the IPEA/EP	Autl	horized officer		
Facsimile No.	Tele	Telephone No.		



## INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/DE99/02130

I. Basis of th	e report		<u>.</u>
1. This repor	t has been drawn of le 14 are referred to	on the basis of (Replacement she in this report as "originally filed	tets which have been furnished to the receiving Office in response to an invitation " and are not annexed to the report since they do not contain amendments.):
	the international	application as originally filed	
$\boxtimes$	the description,	pages1-13	, as originally filed,
		pages	, filed with the demand,
		pages	, filed with the letter of,
		pages	, filed with the letter of
$\bowtie$	the claims,	Nos. 1-9	, as originally filed,
_		Nos	, as amended under Article 19,
		Nos.	_ , filed with the demand,
		Nos.	, filed with the letter of,
		Nos.	, filed with the letter of
$\boxtimes$	the drawings,	sheets/fig 1/4-4/4	, as originally filed,
_		sheets/fig	, filed with the demand,
		sheets/fig	, filed with the letter of,
		sheets/fig	, filed with the letter of
2. The amend	ments have resulte	ed in the cancellation of:	
	the description,	pages	_
	the claims,	Nos	
	the drawings,		
3. This	report has been es	stablished as if (some of) the a	mendments had not been made, since they have been considered
to go	beyond the disclo	osure as filed, as indicated in the	he Supplemental Box (Rule 70.2(c)).
4 Additional	observations, if ne	Precami.	
4. Additional	ooseivanons, n ne	ccessary.	

## INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No. PCT/DE 99/02130

V.	Reasoned statement under Article 35(2) with regard to novelty, inventi	ve step or industrial applicability:
	citations and explanations supporting such statement	

1.	Statement			
	Novelty (N)	Claims	1 - 9	YES
		Claims		NO NO
	Inventive step (IS)	Claims	1 - 9	YES
		Claims		NO
	Industrial applicability (IA)	Claims	1 - 9	YES
		Claims		NO NO

- 2. Citations and explanations
  - Reference is made to the following documents:

D1: US-A-5 710 934

D2: US-A-5 781 718

D3: PATENT ABSTRACTS OF JAPAN, Vol. 1996, No. 09,

30 September 1996 (1996-09-30) & JP-A-08 125 024

(FUJITSU LTD), 17 May 1996 (1996-05-17).

2. The closest prior art is the internal prior art indicated in the preamble.

The object of the invention is to develop the internal prior art such that the external logic circuit located on the module is also tested.

The search report citations are remote from this subject matter:

D1 shows a test platform for **developing** an ASIC on a workstation but does not concern the self-testing of the finished circuit;

D2 also describes an ASIC development environment;

D3 describes the generation of an external test pattern but not self-testing of the ASIC per se.

## VII. Certain defects in the international application

The following defects in the form or contents of the international application have been noted:

- 3. The description did not cite a document reflecting the prior art which is described on page 1 and also forms the preamble of Claim 1 (PCT Rule 5.1(a)(ii)).
- 4. Contrary to the requirements of PCT Rule 5.1(a)(ii), the description did not cite D1 to D3 and it did not briefly outline the relevant prior art contained therein.

MH

## **PCT**

### INTERNATIONALER RECHERCHENBERICHT

(Artikel 18 sowie Regeln 43 und 44 PCT)

Aktenzeichen des Anmelders oder Anwalts	r die Übermittlung des internationalen								
GR 98P1969P	VORGEHEN Recherchenberichts zutreffend, nachstel	(Formblatt PCT/ISA/220) sowie, soweit nender Punkt 5							
Internationales Aktenzeichen	Internationales Anmeldedatum (Tag/Monat/Jahr)	(Frühestes) Prioritätsdatum (Tag/Monat/Jahr)							
PCT/DE 99/02130	09/07/1999	03/08/1998							
Anmelder									
CIEMENS AVIIENCESCII SCHAFT at al									
SIEMENS AKTIENGESELLSCHAFT et al.									
. Dieser internationale Recherchenbericht wurde von der Internationalen Recherchenbehörde erstellt und wird dem Anmelder gemäß									
Artikel 18 übermittelt. Eine Kopie wird dem Int	ernationalen Büro übermittelt.								
Dieser internationale Recherchenbericht umfa	ıßt insgesamt 2Blätter.								
X Darüber hinaus liegt ihm jew	veils eine Kopie der in diesem Bericht genann	ten Unterlagen zum Stand der Technik bei.							
Grundlage des Berichts		<del></del>							
	rnationale Recherche auf der Grundlage der in ereicht wurde, sofern unter diesem Punkt nich								
Die internationale Recherch	e ist auf der Grundlage einer bei der Behörde	eingereichten Übersetzung der internationalen							
Anmeldung (Regel 23.1 b))  b. Hinsichtlich der in der internationale	• · · · · · · · · · · · · · · · · · · ·	er Aminosäuresequenz ist die internationale							
Recherche auf der Grundlage des S	sequenzprotokolls durchgeführt worden, das	er Ammosauresequenz ist the internationale							
	ldung in Schriflicher Form enthalten ist. onalen Anmeldung in computerlesbarer Form	eingereicht worden ist.							
	h in schriftlicher Form eingereicht worden ist.	<b>.</b>							
bei der Behörde nachträglic	h in computerlesbarer Form eingereicht worde	en ist.							
Die Erklärung, daß das nach internationalen Anmeldung	nträglich eingereichte schriftliche Sequenzprot im Anmeldezeitpunkt hinausgeht, wurde vorge	okoll nicht über den Offenbarungsgehalt der elegt.							
Die Erklärung, daß die in co wurde vorgelegt.	mputerlesbarer Form erfaßten Informationen o	dem schriftlichen Sequenzprotokoll entsprechen,							
2. Bestimmte Ansprüche hal	pen sich als nicht recherchierbar erwiesen	(siehe Feld I).							
3. Mangelnde Einheitlichkeit	der Erfindung (siehe Feld II).								
Hinsichtlich der Bezeichnung der Erfin	duna								
	rereichte Wortlaut genehmigt.								
wurde der Wortlaut von der	Behörde wie folgt festgesetzt:								
5. Hinsichtlich der Zusammenfassung	araichta Wortlaut agachmiat								
wurde der Wortlaut nach Re	lereichte Wortlaut genehmigt. gel 38.2b) in der in Feld III angegebenen Fas innerhalb eines Monats nach dem Datum de ellungnahme vorlegen.								
6. Folgende Abbildung der Zeichnungen i	st mit der Zusammenfassung zu veröffentliche	en: Abb. Nr							
wie vom Anmelder vorgesch	nlagen	keine der Abb.							
weil der Anmelder selbst ke	ine Abbildung vorgeschlagen hat.								
weil diese Abbildung die Erf	indung besser kennzeichnet.								

## INTERNATIONALER RECHERCHENBERICHT



Internationales Aktenzeichen PCT/DE 99/02130

a. klassifizierung des anmeldungsgegenstandes IPK 7 G01R31/3185							
Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK							
B. RECHE	RCHIERTE GEBIETE						
Recherchied IPK 7	rter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbo G01R	ile )					
Recherchie	rte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, so	weit diese unter die recherchierten Gebiete	fallen				
Während de	er internationalen Recherche konsultierte elektronische Datenbank (N	ame der Datenbank und evtl. verwendete	Suchbegriffe)				
C. ALS WE	ESENTLICH ANGESEHENE UNTERLAGEN						
Kategorie°	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe	e der in Betracht kommenden Teile	Betr. Anspruch Nr.				
A	US 5 710 934 A (COMTE PIERRE-ALBE AL) 20. Januar 1998 (1998-01-20) Zusammenfassung; Anspruch 1	RT ET	1-9				
Α	PATENT ABSTRACTS OF JAPAN vol. 1996, no. 09, 30. September 1996 (1996-09-30) & JP 08 125024 A (FUJITSU LTD), 17. Mai 1996 (1996-05-17) Zusammenfassung		1-9				
А	US 5 781 718 A (NGUYEN VAN MINH) 14. Juli 1998 (1998-07-14) Zusammenfassung 		1-9				
	tere Veröffentlichungen sind der Fortsetzung von Feld C zu nehmen	X Siehe Anhang Patentfamilie					
<ul> <li>Besondere Kategorien von angegebenen Veröffentlichungen:</li> <li>"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist</li> <li>"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist</li> <li>"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfin kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht "P" Veröffentlichung, die vor dem internationalen Anmeldedatum veröffentlichung von besonderer Bedeutung; die beanspruchte Erfin kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden verden, wenn die Veröffentlichung mit einer oder mehrieren anderen Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfin kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden verden, wenn die Veröffentlichung mit einer oder mehrieren anderen Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfin kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden verden, wenn die Veröffentlichung mit einer oder mehrieren anderen Veröffentlichung dieser Kategorie in Verbindung gebracht wird ur diese Verbindung für einen Fachmann naheliegend ist "Veröffentlichung, die Mitglied derselben Patentfamilie ist</li> <li>"E" Utwo veröffentlichung, die Mitglied derselben Patentfamilie ist</li> </ul>							
	Abschlusses der internationalen Recherche 4. Januar 2000	Absendedatum des internationalen Re 31/01/2000	cherchenberichts				
Name und f	Postanschrift der Internationalen Recherchenbehörde	Bevollmächtigter Bediensteter					
	Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk	J.: 222.2					

## INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No
PCT/DE 99/02130

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
US 5710934	A	20-01-1998	FR 2691817 A DE 69315576 D DE 69315576 T EP 0642683 A WO 9324881 A JP 7507407 T	03-12-1993 15-01-1998 09-07-1998 15-03-1995 09-12-1993 10-08-1995
JP 08125024	Α	17-05-1996	NONE	
US 5781718	Α	14-07-1998	NONE	

# VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM 4 GEBIET DES PATENTWESENS

## PCT

REC'D 13 SEP 2000

## INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERIGHT

(Artikel 36 und Regel 70 PCT)

			<u> </u>					
Aktenzeichen d	des Anmelders oder Anwalts	WEITERES VORGEHEN		lung über die Übersendung des internationalen				
GR 98P196	9P	WEITERES VOITALITE	vonaungen	Prüfungsbericht (Formblatt PCT/IPEA/416)				
Internationales	Aktenzeichen	Internationales Anmeldedatum(	Tag/Monat/Jahr)	Prioritätsdatum (Tag/Monat/Tag)				
PCT/DE99/0	02130	09/07/1999		03/08/1998				
Internationale f G01R31/31		nationale Klassifikation und IPK						
Anmelder								
SIEMENS A	AKTIENGESELLSCHAFT	et al.						
		fungsbericht wurde von der n elder gemäß Artikel 36 übern		onale vorläufigen Prüfung beauftragte				
2. Dieser B	BERICHT umfaßt insgesam	t 5 Blätter einschließlich dies	es Deckblatts.					
und	/oder Zeichnungen, die geä	indert wurden und diesem Be	richt zugrunde	itter mit Beschreibungen, Ansprüchen liegen, und/oder Blätter mit vor dieser tt 607 der Verwaltungsrichtlinien zum PCT).				
Diese A	nlagen umfassen insgesam	nt Blätter.						
3. Dieser B	Bericht enthält Angaben zu	folgenden Punkten:						
1	□ Grundlage des Berichte	s						
•	☐ Priorität							
''		Gutachtens über Neuheit, er	inderische Tät	igkeit und gewerbliche Anwendbarkeit				
	☐ MangeInde Einheitlichl							
	□ Begründete Feststellur	<del>_</del>		t, der erfinderische Tätigkeit und der zung dieser Feststellung				
VI	☐ Bestimmte angeführte	_	_					
VII	☑ Bestimmte Mängel der	internationalen Anmeldung						
VIII	☐ Bestimmte Bemerkung	en zur internationalen Anmel	dung					
Datum der Ein	nreichung des Antrags	Dati	ım der Fertigstell	ung dieses Berichts				
15/02/2000			9.2000					
	stanschrift der mit der internati ftragten Behörde:	onalen vorläufigen Bev	ollmächtigter Bed	diensteter (Lagorison States				
1	Europäisches Patentamt							
	D-80298 München Tel. +49 89 2399 - 0  Tx: 52365		h, R					
1 ———	Fax: +49 89 2399 - 4465	· · · · · · · · · · · · · · · · · · ·	Nr. +49 89 2399	8950				

## INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

Internationales Aktenzeichen PCT/DE99/02130

I. Grundlage	des	<b>Berichts</b>
--------------	-----	-----------------

1. Dieser Bericht wurde erstellt auf der Grundlage (*Ersatzblätter, die dem Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigefügt, weil sie keine Änderungen enthalten.)*:

	nicht beigefügt, weil sie keine Änderungen enthalten.):								
	Bes	chreibung, Seiten	n:						
	1-13	:	ursprüngliche	Fassu	ing				
	Pate	entansprüche, Nr.	<b>.:</b>						
	1-9		ursprüngliche	Fassu	ing				
	Zeic	chnungen, Blätter	:						
	1/4-	4/4	ursprüngliche	Fassu	ıng				
2.	Aufg	grund der Änderun	gen sind folge	nde Un	terlagen forto	jefallen:			
		Beschreibung,	Seiten:						
		Ansprüche,	Nr.:						
		Zeichnungen,	Blatt:						
3.		Dieser Bericht ist angegebenen Gri eingereichten Fas	ünden nach Aı	ıffassu	ng der Behör	de über dei			
4.	Etw	raige zusātzliche B	Bemerkungen:			·			
V.		gründete Feststel verblichen Anwer							und der
1.	Fes	ststellung							
	Ne	uheit (N)		Ja: Nein:	Ansprüche Ansprüche	1-9			
	Erfi	inderische Tätigkei	it (ET)	Ja: Nein:	Ansprüche Ansprüche	1-9			
	Ge	werbliche Anwend	barkeit (GA)	Ja: Nein:	Ansprüche Ansprüche	1-9			

# INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

Internationales Aktenzeichen PCT/DE99/02130

Unterlagen und Erklärungen siehe Beiblatt

#### VII. Bestimmte Mängel der internationalen Anmeldung

Es wurde festgestellt, daß die internationale Anmeldung nach Form oder Inhalt folgende Mängel aufweist: siehe Beiblatt

### Zu Punkt V

Begründete Feststellung nach Artikel 35(2) hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

- 1). Es wird auf die folgenden Dokumente verwiesen:
  - D1: US-A-5 710 934
  - D2: US-A-5 781 718
  - D3: PATENT ABSTRACTS OF JAPAN vol. 1996, no. 09, 30. September 1996 (1996-09-30) & JP 08 125024 A (FUJITSU LTD), 17. Mai 1996 (1996-05-17)
- Nächstliegender Stand der Technik ist der im Oberbegriff angegebene interne 2). Stand der Technik.


Aufgabe der Erfindung ist es, den bisher internen Stand der Technik so zu erweitern, daß auch die auf der Baugruppe befindliche externe Logik mitgetestet wird.

Die im Recherchenbericht zitierten Dokumente liegen davon weit ab:

D1 zeigt eine Testplattform zur Entwicklung eines ASIC auf einer Workstation, befaßt sich aber nicht mit dem Selbsttest der fertigen Schaltung.

D2 beschreibt auch eine Entwicklungsumgebung eines ASIC.

D3 beschreibt die Erzeugung eines externen Testpatterns, keinen Selbsttest des ASIC an und für sich.



WO 00/08479

FIG 2









FIG 3











Interns at Application No PCT/DE 99/02130

		PCT/DE 99	9/02130
A. CLASSI IPC 7	FICATION OF SUBJECT MATTER G01R31/3185		
		·	
According to	o International Patent Classification (IPC) or to both national classifica	tion and IPC	
	SEARCHED		
Minimum-do	ocumentation searched (classification system followed by classification $601R$	n symbols)	
Documental	tion searched other than minimum documentation to the extent that su	ich documents are included in the fields	searched
Electronic d	ata base consulted during the international search (name of data bas	e and, where practical, search terms use	d)
			W
	ENTS CONSIDERED TO BE RELEVANT		T 5
Category °	Citation of document, with indication, where appropriate, of the rele	vant passages	Relevant to claim No.
Α	US 5 710 934 A (COMTE PIERRE-ALBE	RT ET	1-9
	AL) 20 January 1998 (1998-01-20)		
	abstract; claim 1		
Α	PATENT ABSTRACTS OF JAPAN		1-9
	vol. 1996, no. 09, 30 September 1996 (1996-09-30)		
1	& JP 08 125024 A (FUJITSU LTD),		
	17 May 1996 (1996-05-17) abstract		
			1.0
A	US 5 781 718 A (NGUYEN VAN MINH) 14 July 1998 (1998-07-14)		1-9
	abstract		
Furt	her documents are listed in the continuation of box C.	χ Patent family members are liste	d in annex.
° Special ca	ategories of cited documents :	"T" later document published after the in	
"A" docum- consid	ent defining the general state of the art which is not dered to be of particular relevance	or priority date and not in conflict wi cited to understand the principle or invention	
"E" earlier filing o	document but published on or after the international date	"X" document of particular relevance; the cannot be considered novel or cannot	
which	ent which may throw doubts on priority claim(s) or is cited to establish the publication date of another	involve an inventive step when the c "Y" document of particular relevance; the	locument is taken alone
"O" docum	n or other special reason (as specified) lent referring to an oral disclosure, use, exhibition or	cannot be considered to involve an document is combined with one or r	inventive step when the nore other such docu-
"P" docum	means ent published prior to the international filing date but has the priority date claimed.	ments, such combination being obv in the art.	•
	han the priority date claimed actual completion of the international search	"&" document member of the same pater  Date of mailing of the international s	<del></del>
	M. January 2000	21/01/0000	
2	4 January 2000	31/01/2000	
Name and	mailing address of the ISA	Authorized officer	

Canadia

European Patent Office, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni,

PCT/DE	99/0213
--------	---------

Patent document cited in search report		Publication date	Patent family member(s)	Publication date
US 5710934	A	20-01-1998	FR 2691817 A DE 69315576 D DE 69315576 T EP 0642683 A WO 9324881 A JP 7507407 T	03-12-1993 15-01-1998 09-07-1998 15-03-1995 09-12-1993 10-08-1995
JP 08125024	Α	17-05-1996	NONE	
US 5781718	<del>-</del> А	14-07-1998	NONE NONE	·



1141	ERIVATION RECIDENCIAL VIDENCE			ktenzeichen
			PCT/DE 99	/02130
A. KLASSII IPK 7	Fizierung des anmeldungsgegenstandes G01R31/3185			
Nach der Int	ternationalen Patentklassifikation (IPK) oder nach der nationalen Klas	ssifikation und der IPK		
B. RECHER	RCHIERTE GEBIETE			
Recherchier IPK 7	ter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbol $G01R$	ele )		
11 % /	GOIN			
Recharchier	te aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, so	wait diese unter die red	herchierten Gehiete	fallen
Tigorioria	to about that can windowpraisen government of the controlled government and the	Work Globb Erner die Tex	,	
Während de	er internationalen Recherche konsultierte elektronische Datenbank (N	ama dar Datanhank III	nd evit verwendete	Suchhagriffa)
Wanterio Go	The manufacture of the manufactu	ame dei Dateribatik di	ila evii. Valvielladio i	ouci meginte)
2 4 2 4 5	CONTROL AND FOR HEAT AND FOR A CONTROL AND FOR A	<del></del>		
Kategorie°	SENTLICH ANGESEHENE UNTERLAGEN  Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabi	e der in Betracht komm	enden Teile	Betr. Anspruch Nr.
Naiogono -	Dozonia i gran i di sina i	— Contact Room		Jour And Journal
Α	US 5 710 934 A (COMTE PIERRE-ALBE	RT ET		1-9
	AL) 20. Januar 1998 (1998-01-20)		:	
	Zusammenfassung; Anspruch 1			
Α	PATENT ABSTRACTS OF JAPAN			1-9
	vol. 1996, no. 09,			
	30. September 1996 (1996-09-30) & JP 08 125024 A (FUJITSU LTD),			
	17. Mai 1996 (1996-05-17)			
	Zusammenfassung			
Α	US 5 781 718 A (NGUYEN VAN MINH)			1-9
	14. Juli 1998 (1998-07-14)			
	Zusammenfassung	•		
				•
l Waii	tors Veröffentlichungen eind der Federlaung von Feld C. zu	V Sinho Anhan	a Potostfomilio	<u> </u>
entn	tere Veröffentlichungen sind der Fortsetzung von Feld C zu nehmen	X Siehe Anhan	g Patentfamilie	
	e Kategorien von angegebenen Veröffentlichungen : Intlichung, die den allgemeinen Stand der Technik definiert,	oder dem Priorität	sdatum veröffentlich	n internationalen Anmeldedatum t worden ist und mit der
	nicht als besonders bedeutsam anzusehen ist Dokument, das jedoch erst am oder nach dem internationalen		teliegenden Prinzips	r zum Verständnis des der oder der ihr zugrundeliegenden
Anme	Idedatum veröffentlicht worden ist nttichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft er-	"X" Veröffentlichung von	on besonderer Bede	utung; die beanspruchte Erfindung chung nicht als neu oder auf
cohoir	nen zu lassen, oder durch die das Veröffentlichungsdatum einer en im Recherchenbericht genannten Veröffentlichung belegt werden fer die aus einem anderen besonderen Grund annegeben ist (wie	artindarischer Tät	ickait berubend betr	ochtat warden
ausge	l'unt)	kann nicht als auf	entindenscher Latigi	keit beruhend betrachtet keiner oder mehreren anderen
eine E	entlichung, die sich auf eine mündliche Offenbarung, Benutzung, eine Ausstellung oder andere Maßnahmen bezieht	Veröffentlichunge		Verbindung gebracht wird und
dem b	intlichung, die vor dem internationalen Anmeldedatum, aber nach beanspruchten Prioritätsdatum veröffentlicht worden ist	"&" Veröffentlichung, o		
Datum des	Abschlusses der internationalen Recherche	Absendedatum de	es internationalen Re	echerchenberichts
2	4. Januar 2000	31/01/3	2000	
L				

Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,

Bevoltmächtigter Bediensteter

	761	/UL	<b>ソ</b> フ/	UZ.	JU
--	-----	-----	-------------	-----	----

Im Recherchenbericht angeführtes Patentdokum		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 5710934	A	20-01-1998	FR 2691817 A DE 69315576 D DE 69315576 T EP 0642683 A WO 9324881 A JP 7507407 T	03-12-1993 15-01-1998 09-07-1998 15-03-1995 09-12-1993 10-08-1995
JP 08125024	Α	17-05-1996	KEINE	
US 5781718	Α	14-07-1998	KEINE	`

## Zu Punkt VII

## Bestimmte Mängel der internationalen Anmeldung

- 3). Ein Dokument, das den auf Seite 1 beschriebenen Stand der Technik widerspiegelt und auch den Oberbegriff des Anspruches 1 bildet, wurde in der Beschreibung nicht angegeben (Regel 5.1 a) ii) PCT).
- 4). Im Widerspruch zu den Erfordernissen der Regel 5.1 a) ii) PCT werden in der Beschreibung weder der in den Dokumenten D1-D3 offenbarte einschlägige Stand der Technik noch diese Dokumente angegeben.

WO 00/08479

1

PCT/DE99/02130

Beschreibung

Integrierte Schaltung mit eingebautem Baugruppentest

- Die Erfindung bezieht sich auf eine integrierte Schaltung mit eingebautem Baugruppentest und insbesondere auf eine anwenderspezifische integrierte Schaltung (ASIC) mit einem eingebauten Selbsttest (BIST).
- Eine Vielzahl von herkömmlichen integrierten Schaltungen besitzen bereits einen eingebauten Selbsttest (built-in selftest, BIST) mit dem bei jedem Neu-Einschalten der integrierten Schaltung eine interne Überprüfung der logischen Funktionen der integrierten Schaltung durchgeführt wird.
- Dadurch können kritische Bausteine vor jedem Einsatz im System bzw. in einer bestimmten Hardware-Umgebung getestet werden. Auch integrierte Schaltungen von hoher Komplexität, wie zum Beispiel Prozessoren von INTEL, weisen bereits eine derartige Selbsttestschaltung auf. Diese herkömmlichen
- eingebauten Selbsttestschaltungen (BIST) überprüfen jedoch nur die interne Logik einer integrierten Schaltung. Alle nach außen gehenden Ausgangssignale bzw. von außen anliegenden Eingangssignale werden hierbei konstant gehalten und/oder nicht durchgeschaltet.

25

30

der Bausteine usw. ergeben.

Obwohl dadurch eine Überprüfung der jeweiligen integrierten Schaltungen auf einfache und wirkungsvolle Weise möglich ist, bleibt jedoch ein Großteil der Fehler einer Baugruppe bzw. eines Boards unerkannt, die sich beispielsweise aus fehlerhaften Board-Verbindungen, Kontaktfehlern an der Leiterplatte, schlechten Lötstellen, defekten I/O-Anschlüssen

Derartige Fehler einer Baugruppe werden herkömmlicherweise in zeitaufwendigen Board-Tests erkannt und lokalisiert. Hierbei werden die teilbestückten Leiterplatten auf Fehler überprüft, wobei jedoch kein vollständiger Test der Boards erreicht wurde.

Eine weiterer herkömmlicher Test eines vollständig aufgebauten Systems besteht darin, daß bei jedem Neustart Software-Testroutinen angestoßen werden, die die Baugruppe bzw. das Board funktional testen. Jedoch wird auch bei diesem Verfahren kein vollständiger Test des Boards erreicht. Vielmehr bleibt ein Großteil der möglichen Fehler auf einem Board durch diesen Test unentdeckt, was erst im endgültigen Einsatz zu Ausfällen mit ausserordentlich hohen Kosten führt.

15

10

5

Der Erfindung liegt daher die Aufgabe zugrunde eine integrierte Schaltung gemäß dem Oberbegriff des Anspruchs 1 derart weiterzubilden, daß die Kosten für den Test einer Baugruppe wesentlich verringert werden können.

20

Diese Aufgabe wird erfindungsgemäß mit den im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmalen gelöst.

25 gebaute Selbsttestschaltung somit nicht nur zum Testen der internen Logik sondern auch zum Testen der auf der Baugruppe befindlichen externen Logik verwendet. Insbesondere werden hierbei die Ein-/Ausgangsanschlüsse der integrierten Schaltung nicht konstant gehalten, sondern über eine Ein-/Ausgangsschaltung das in der Selbsttestschaltung erzeugte Testmuster auch an die extern angeschlossenen Bausteine der Baugruppe ausgegeben und eine empfangene Testantwort dieser

WO 00/08479 PCT/DE99/02130

3

externen Bausteine mit der eingebauten Selbsttestschaltung (BIST) ausgewertet.

Vorzugsweise besitzt die Selbsttestschaltung einen Testmu
ster-Generator zum Erzeugen eines Testmusters bzw. einer
Signatur in Form von Pseudo-Random-Vektoren sowie einen Testantwort-Analysator zum Auswerten der von der internen Logik
und/oder externen Logik kommenden Testantwort. Durch die
Verwendung von bereits bekannten Testmuster-Generatoren und
Testantwort-Analysatoren kann bei minimalem Aufwand und mit
geringstem Platzbedarf in der integrierten Schaltung eine
Selbsttestschaltung realisiert werden, die sowohl die interne
als auch die externe Logik in der Baugruppe testet.

15 Vorzugsweise wird die interne Logik und die externe Logik gleichzeitig getestet, wobei ein erster Abschnitt des vom Testmuster-Generator erzeugten Testmusters an die interne Logik und ein zweiter Abschnitt der Signatur an die externe Schaltung ausgegeben wird. Sowohl von der internen Logik als 20 auch von der externen Schaltung erhält man die von der Signatur abgeleiteten jeweiligen Abschnitte einer Testantwort, die im gemeinsamen Testantwort-Analysator komprimiert und ausgewertet werden. Durch das gleichzeitige Testen der internen und externen Schaltung verringert sich insbesondere 25 der Zeitaufwand für den Test bei jedem Neu-Einschalten des Systems. Alternativ ist aber auch ein zeitsequenzieller Test der internen Schaltung und der externen Schaltung möglich, wodurch der Flächenbedarf der Selbsttestschaltung in der integrierten Schaltung verringert werden kann.

30

Gemäß einem bevorzugten Ausführungsbeispiel weist die Ausgangsschaltung steuerbare Ein-/Ausgabetreiber zum Senden und Empfangen von bidirektionalen Signalen auf, wodurch die

integrierte Schaltung auch in einer Hardwareumgebung getestet werden kann, die beispielsweise eine Busstruktur aufweist. Insbesondere durch die Verwendung einer Steuervorrichtung, die die Treiber der externen Bauelemente steuert, kann eine Zerstörung bzw. Beschädigung der Treiberstufen beim Selbsttest verhindert werden.

Ferner kann gemäß einem weiteren bevorzugten Ausführungsbeispiel die Steuervorrichtung der Selbsttestschaltung derart ausgestaltet sein, daß zwei Testläufe durchgeführt werden, wobei der erste Testlauf einer Initialisierung von nicht definierten Bausteingruppen dient, während der zweite Testlauf dem eigentlichen Test der jeweiligen Bauelemente entspricht. Auf diese Weise können auch Bauelemente mit nicht definierten Anfangspegeln wie zum Beispiel Schreib-Lese-Speicher (RAMS) getestet werden, da sie im ersten Testlauf definiert beschrieben und erst im zweiten Testlauf getestet werden.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.

## Es zeigen:

5

- Figur 1 ein Blockschaltbild einer Baugruppe gemäß einem
  25 ersten bevorzugten Ausführungsbeispiel mit einer integrierten
  Schaltung und einer externen Schaltung;
  - Figur 2 ein schematisches Blockschaltbild eines in Figur 1 dargestellten Testmuster-Generators;
- Figur 3 ein schematisches Blockschaltbild eines in Figur 1 30 dargestellten Testantwort-Analysators;
  - Figur 4 eine Darstellung zur Veranschaulichung der Aufteilung eines Testmusters in einen ersten Teil für die interne Logik und einen zweiten Teil für die externe Schaltung;

- Figur 5 ein Blockschaltbild einer Baugruppe gemäß einem zweiten bevorzugten Ausführungsbeispiel mit einer integrierten Schaltung und einer externen Schaltung mit Busstruktur;
- Figur 6 eine Darstellung eines Bustaktsignals der in Figur 5 dargestellten Busstruktur zur Veranschaulichung der Bausteinauswahl; und

Figur 7 eine Blockdarstellung eines Schreib-Lese-Speichers wie er beispielsweise als externes Bauelement in der

10 Busstruktur gemäß Figur 5 verwendet werden kann.

Die Figur 1 zeigt ein Blockschaltbild einer Baugruppe gemäß einem ersten bevorzugten Ausführungsbeispiel, mit einer integrierten Schaltung 1, einer ersten externen Schaltung 14

15 und einer zweiten externen Schaltung 15. Die integrierte Schaltung 1 wird nachfolgend als ASIC 1 bezeichnet, da sie vorzugsweise aus einer anwenderspezifischen integrierten Schaltung (ASIC) besteht. Derartige integrierte Schaltungen sind für die vorliegende Erfindung besonders geeignet, da sie für bestimmte Anwendungsfälle speziell entworfen werden, wobei üblicherweise die Hardware bzw. die externe Beschaltung genau festgelegt ist und in hohen Stückzahlen als Systemboard oder Modul-Baugruppe hergestellt wird.

Der ASIC 1 besitzt eine interne Logik 2, die aus einer Vielzahl von logischen Gattern besteht und die logische Funktion des ASICs 1 realisiert. Das Bezugszeichen 3 bezeichnet eine eingebaute Selbsttestschaltung (built-in selftest, BIST), die im wesentlichen einen Testmuster-Generator 4 und einen Testantwort-Analysator 5 aufweist.

Die Figur 2 zeigt ein schematisches Blockschaltbild des Testmuster-Generators 4. Der Testmuster-Generator 4 besteht beispielsweise aus einem linear rückgekoppelten Schieberegister (LFSR). Hierbei befinden sich eine Vielzahl von Flip-Flops 18 in einer Reihenschaltung, wobei das Ausgangssignal des letzten Flip-Flops an den Eingang des ersten Flip-Flops 5 rückgekoppelt ist. Zur Erzeugung von Pseudo-Random-Vektoren, die als Testmuster 16 verwendet werden, können sich zwischen den jeweiligen Flip-Flops XOR-Gatter 19 befinden, die eine Exklusiv-ODER-Verknüpfung des Ausgangssignals eines jeweiligen Flip-Flops 18 mit dem Ausgangssignal des letzten 10 Flip-Flops ermöglichen. Das aus dieser Exklusiv-ODER-Verknüpfung resultierende Signal wird jeweils dem nachfolgenden Flip-Flop an dessen Eingang zugeführt. Die Ausgänge der seriell verschalteten Flip-Flops 18 dienen als Ausgangssignal und liefern ein Testmuster bzw. eine 15 Testsignatur 16, die einen Pseudo-Random-Vektor darstellt, der bei einer Anzahl von n Flip-Flops 2<sup>n</sup>-1 Zustände in scheinbar zufälliger aber wiederholbarer Reihenfolge wiedergibt. Ein derartiges Testmuster bzw. eine derartige Testsignatur 16 eignet sich in hervorragender Weise zum Testen 20 von hochkomplexen Logikschaltungen, da es bei entsprechender Testdauer eine außerordentlich hohe Testschärfe aufweist.

Die Figur 3 zeigt ein schematisches Blockschaltbild des zum Testmuster-Generator 4 gemäß Figur 2 dazugehörigen Testant25 wort-Analysators 5, wie er zur Komprimierung und Auswertung einer Testantwort verwendet wird. Das vom Testmuster-Generator 4 erzeugte Testmuster 16 wird einer zu testenden Schaltung zugeführt und erzeugt dabei an deren Ausgangsanschlüssen eine Testantwort 17. Diese Testantwort 17 wird dem Testantwort-Analysator 5 zugeführt, der gemäß Figur 3 aus einer Vielzahl von seriell verschalteten Flip-Flops 18 besteht und wiederum ein linear rückgekoppeltes Schieberegister (linear-feedback-shift-register, LFSR) aufweist. Der

WO 00/08479 PCT/DE99/02130

7

5

10

15

Schaltung 1 an.

Testantwort-Analysator 5 ist in einer dem Testmuster-Generator 4 und der zu testenden Schaltung entsprechenden Weise derart aufgebaut, daß er die von der zu testenden Schaltung ausgesendete Testantwort 17 in geeigneter Weise komprimiert und ein den überprüften logischen Funktionen der zu testenden Schaltung entsprechendes Ausgangssignal ausgibt. Auf der Grundlage dieser Ausgangssignale und in Kenntnis der zu erwartenden Ausgangssignale kann bei ausreichend großer Anzahl von Testmustern 16 eine ausreichend hohe Testgenauigkeit bzw. -schärfe zum Erfassen von Fehlern in der zu testenden Schaltung erreicht werden. Die in den Figuren 2 und 3 dargestellten Beispiele für den Testmuster-Generator 4 und den Testantwort-Analysator 5 dienen lediglich der grundsätzlichen Erläuterung für das Erzeugen von geeigneten Testmustern und die Auswertung von entsprechenden Testantworten. Selbstverständlich können die vorstehend beschriebenen Testmuster bzw. Testantworten auch auf andere Weise erzeugt bzw. ausgewertet werden.

Die Besonderheit der vorliegenden Erfindung liegt nunmehr darin, daß ein von dem Testmuster-Generator 4 erzeugtes Testmuster 16 nicht nur an die interne Logik des ASICs 1 ausgegeben wird, sondern darüber hinaus über eine Ausgangsschaltung 7 an die Ausgangsanschlüsse der integrierten Schaltung bzw. des ASICs 1. Im Gegensatz zu einer herkömmlichen integrierten Schaltung mit eingebautem Selbsttest, bei der die Ausgangs- und Eingangsanschlüsse des Bausteins konstant gehalten werden, liegt bei der erfindungsgemäßen integrierten Schaltung 1 zumindest ein Teil des vom Testmuster-Generator 4 erzeugten Testmusters 16 über Ausgangstreiber 9 an den Ausgangsanschlüssen der integrierten

\*\* - 00,000.

Die Figur 4 zeigt eine Darstellung zur Veranschaulichung der Aufteilung des Testmusters 16 in einen ersten und zweiten Teil zum Testen der internen Logik 2 und der externen Logik 14. Gemäß Figur 4 besteht die interne Logik 2 des ASICs 1 5 lediglich aus einem UND-Gatter 20. Die externe Schaltung 14 ist beispielhaft aus einem ODER-Gatter 21 und einem Flip-Flop 22 aufgebaut. Diese sehr vereinfachte Darstellung einer zu testenden Baugruppe soll nachfolgend die Wirkungsweise des erfindungsgemäßen ASICs darstellen. Zum Testen der logischen 10 Funktion des UND-Gatters 20 in der internen Logik 2 des ASICs 1 benötigt man drei Testmuster (11, 01, 10). Mit einem deartigen Testmuster kann die logische Funktion des UND-Gatters 20 vollständig getestet werden. Das in der externen Schaltung befindliche ODER-Gatter 21 kann mit drei 15 Testmustern (01, 10, 00) getestet werden. Für einen Minimaltest des Flip-Flops 22 genügt die Überprüfung der Änderung des logischen Pegels am Ausgang des Flip-Flops 22 in Abhängigkeit vom Taktsignal.

Daraus ergibt sich die in Figur 4 dargestellte Testmuster-20 folge (011, 001, 010, 1XX) mit der ein Minimaltest der internen Logik 2 sowie der externen Schaltung 14 durchgeführt werden kann. Erfindungsgemäß erzeugt der Testmuster-Generator 4 ein entsprechendes Testmuster, wobei ein erster Teil TM1 25 des Testmusters 16 der internen Logik 2 bzw. dem UND-Gatter 20 zugeführt wird, während ein zweiter Teil TM2 des Testmusters 16 über einen Ausgangstreiber 9 und den Ausgangsanschluß des ASICs 1 der externen Schaltung 14 bzw. dem ODER-Gatter 21 zugeführt wird. Das Bezugszeichen TA1 stellt 30 hierbei die Testantwort der internen Logik 2 dar, während TA2 die Testantwort der externen Schaltung 14 wiedergibt und über einen Eingangstreiber 9' dem Testantwort-Analysator 5 zugeführt wird. Die von der internen Logik 2 ausgegebene

Testantwort TA1 (1, 0, 0, X) und die von der externen Schaltung 14 ausgegebene Testantwort TA2 (1, 0, 0, 1) ergeben die gesamte Testantwort 17 (11, 00, 00, X1), die dem Testantwort-Analysator 5 zur Auswertung zugeführt wird. Die vom Testantwort-Analysator 5 analysierten Signale werden dabei mit einer zu erwartenden Signalreihenfolge verglichen, wobei bei Übereinstimmung zwischen erwarteter und empfangener Signalreihenfolge ein erfolgreicher Test bzw. Fehlerfreiheit der internen Logik 2 und der externen Schaltung 14 vorliegt.

10

15

20

5

Besteht die externe Schaltung 14 aus einer rein kombinatorischen Schaltung, so ist eine Taktsynchronität und/oder ein definiertes Rücksetzen der externen Bauteile nicht erforderlich. Besteht jedoch die externe Schaltung 14 wie in Figur 4 dargestellt auch aus einem sequenziellen Baustein, d.h. getaktetes Flip-Flop 22 oder dgl., so müssen alle in den Selbsttest einbezogenen Einheiten taktsynchron arbeiten und definiert zurückgesetzt werden. Hierbei muß der ASIC 1 einen Anschluß aufweisen, der ein derartiges definiertes Rücksetzen sowie taktsynchrones Arbeiten ermöglicht.

Die Figur 4 zeigt den ASIC 1 in Verbindung mit externen rein kombinatorischen sowie rücksetzbaren sequenziellen
Bauelementen, die über unidirektionale Ein-/Ausgangssignale
25 10/11 mit dem ASIC 1 in Verbindung stehen. Gemäß Figur 1 kann eine externe Schaltung 15, die kombinatorische und/oder sequenzielle Bauelemente aufweist jedoch auch über bidirektionale Signale 12 mit dem ASIC 1 in Verbindung stehen. In diesem Fall muß die Ein-/Ausgangsschaltung 7 steuerbare Ein-/Ausgangstreiber 8 aufweisen, die eine zeitliche Trennung der ausgehenden Testmuster und eingehenden Testantworten ermöglicht. Eine derartige Steuerung wird durch eine Steuervorrichtung 6 realisiert, die vorzugsweise in

Abhängigkeit von einem Taktsignal der bidirektionalen Signale 12 die Ein-/Ausgangstreiber 8 in der Ein-/Ausgangsschaltung 7 steuert. Darüber hinaus muß die Steuervorrichtung 6 ein Treiber-Freigabesignal über eine Treiberstufe 8' an einen Ausgangsanschluß des ASICs 1 schalten, damit das Treiber-Freigabesignal 13 den Treiber des externen Bauelements zum richtigen Zeitpunkt freigibt. Mit Ausnahme der zeitlichen Unterteilung für das Senden der Signatur und das Empfangen der Testantwort auf einer Signalleitung erfolgt der Selbsttest in gleicher Weise wie vorstehend beschrieben.

In der vorstehend beschriebenen Selbsttestschaltung 3 wurde davon ausgegangen, daß das vom Testmuster-Generator 4 erzeugte Testmuster 16 aufgeteilt und an die interne sowie die externe Logik abgegeben wird. In gleicher Weise ist es jedoch auch möglich eine zeitliche Aufteilung des vom Testmuster-Generator 4 erzeugten Testmusters 16 durchzuführen, wobei in einem ersten Zeitabschnitt das Testmuster vollständig an die interne Logik 2 gesendet wird, während es in einem zweiten Zeitabschnitt vollständig an die externe Schaltung 14 bzw. 15 abgegeben wird. Ebenso ist eine Selbsttestschaltung denkbar, die aus zwei Testmuster-Generatoren und zwei Testantwort-Analysatoren besteht, die jeweils der internen sowie der externen Logik zugeordnet sind. Die Wirkungsweise entspricht jedoch der vorstehend beschriebenen Wirkungsweise.

Die Figur 5 zeigt ein Blockschaltbild einer Baugruppe gemäß einem zweiten bevorzugten Ausführungsbeispiel, wobei der ASIC I mit einer Busstruktur 12' der Baugruppe bzw. des Boards in Verbindung steht. Zumindest ein an der Busstruktur 12' angeschlossenes Bauelement stellt ein Bauteil dar, dessen interne Zustände durch ein Rücksetz-Signal nicht auf definierte Werte gebracht werden können. Derartige Bauteile

WO 00/08479 PCT/DE99/02130

11

sind beispielsweise Schreib-Lese-Speicher (RAMS) und dergleichen.

Die Figur 7 zeigt eine Blockdarstellung eines Schreib-Lese-Speichers 23 mit seinen Dateneingängen Din, Adresseingängen ADR, seinem Schreib-Freigabeeingang WE, seinem Baustein-Freigabeeingang CE und seinen Datenausgängen Dout, wie er beispielsweise in der Schaltung gemäß Figur 5 verwendet werden kann.

10

5

Derartige speichernde Bausteine, deren interne Zustände durch ein Rücksetz-Signal nicht auf einen definierten Pegel gebracht werden können erfordern beim Selbsttest eine gesonderte Behandlung. Erfindungsgemäß erzeugt die Steuervorrichtung 6' des ASICs 1 einen gesonderten Testlauf vor dem 15 eigentlichen Selbsttest bis alle in der externen Schaltung und/oder internen Logik 2 verwendeten Zustände initialisiert sind. Erst nach dieser Initialisierung, bei der beispielsweise in das RAM 23 Daten definiert eingeschrieben werden, erfolgt der eigentliche Selbsttest. Für diese Initia-20 lisierung kann das vom Testmuster-Generator 5 erzeugte Testmuster 16 für die Adressierung und die Einschreibung der Daten verwendet werden. Es kann aber auch eine davon unabhängige Initialisierungsschaltung verwendet werden, mit der die jeweiligen Bauelemente 23 vor dem eigentlichen 25 Selbsttest initialisiert werden.

Ein weiteres Problem der in Figur 5 dargestellten Busstruktur ist ein zwischen den Bauelementen 23 auftretender

Treiberkonflikt. Bei den heute üblichen CMOS-Treibern der Bausteine muß ein derartiger Treiberkonflikt vermieden werden, um Beschädigungen zu verhindern. Da jedoch bei dem erfindungsgemäßen Selbsttest alle Signale bzw. Testmuster

normalerweise mit einer Pseudo-Random-Stimulierung beaufschlagt werden, ist bei einer derartigen zufälligen Ansteuerung eines jeweiligen Treiber-Enable-Signals ein Buskonflikt zu befürchten. Zur Vermeidung dieses Problems darf bei n an einer Busstruktur 12' angeschlossenen Bausteinen ein Baustein nur in jedem 2 x nten Takt seinen Ausgang treiben.

Die Figur 6 zeigt eine zeitliche Darstellung eines Bustaktsignals zur Veranschaulichung der konfliktfreien Ansteuerung 10 einer Vielzahl von Bausteinen in einer Busstruktur. Bei der in Figur 5 dargestellten externen Schaltung mit zwei externen Bausteinen 23 treibt der ASIC 1 nur zu den Takten 0, 6, 12, .... Der Baustein ① treibt nur in den Takten 2, 8, 14, ... während der Baustein @ nur in den Takten 4, 10, 16 ... 15 seinen Ausgang treibt. Alle ungeraden Takte bleiben zur Vermeidung von Buskonflikten zwischen dem abschaltenden und beginnenden Treiber frei. Für dieses Verfahren muß das Treiber-Steuersignal 13' zum Freigeben des jeweiligen Bausteins 23 der externen Logik zugänglich sein. Dies 20 bedeutet, daß der ASIC 1 eventuell zusätzliche Ausgangsanschlüsse aufweisen muß, um unter Steuerung der Steuervorrichtung 6' die Treiber-Freigabesignale 13' der externen Schaltung zuzuführen.

Ein weiteres Problem kann sich für den Fall ergeben, bei dem eine Baugruppe mehrere erfindungsgemäße ASICs bzw. integrierte Schaltungen 1 aufweist. In diesem Fall würden nämlich mehrere integrierte Schaltungen versuchen, einen Selbsttest der externen Schaltung durchzuführen. Dies würde jedoch entweder zu verfälschten Testergebnissen führen oder sogar eine Beschädigung der Treiberstufen in den jeweiligen Bauelementen hervorrufen. Zur Lösung dieses Problems kann daher die Ein-/Ausgangsschaltung gezielt deaktiviert werden,

WO 00/08479 PCT/DE99/02130

13

wodurch das Durchführen eines externen Tests verhindert wird. Dies bedeutet, daß die Testmuster nicht über die Ein-/Ausgabetreiber 8 bzw. 9 und die Ausgangsanschlüsse des Bausteins an die externe Schaltung gesendet werden, womit sich der Baustein wie eine herkömmliche integrierte Schaltung mit eingebautem Selbsttest verhält.

5

Die vorliegende Erfindung wurde insbesondere anhand einer anwenderspezifischen integrierten Schaltung 1 (ASIC) be10 schrieben, da eine derartige Schaltung besonders auf die jeweiligen Anforderungen einer eng begrenzten Anwendung zugeschnitten ist. In Kenntnis dieser Anwendung bzw. der Baugruppe in der der ASIC 1 eingesetzt werden soll, kann somit in einfacher Weise auch ein Selbsttest für die externe
15 Schaltung mit implementiert werden, wodurch bei jedem Neustart einer Baugruppe bzw. eines Hardware-Moduls ein Selbsttest durchgeführt wird und auf äußerst einfache und kostengünstige Weise ein vollständiges Board getestet wird.

## Patentansprüche

- 1. Integrierte Schaltung mit
  einer Vielzahl von logischen Gattern (2) zur Realisierung
  einer logischen Funktion der integrierten Schaltung (1) und
  einer Selbsttestschaltung (3) zum Durchführen eines internen
  Selbsttests der Vielzahl von logischen Gattern (2), wobei
  die Selbsttestschaltung (3) einen Testmuster-Generator (4)
  zum Erzeugen eines Testmusters (16), einen Testantwort-
- Analysator (5) zum Auswerten einer Testantwort (17) sowie eine Ein-/Ausgangsschaltung (7) aufweist, mittels der die Selbsttestschaltung (3) einen logischen Test einer externen Schaltung (14, 15) durchführt dadurch gekennzeichnet, daß
- die Vielzahl von logischen Gattern (2) und die externe Schaltung (14, 15; 23) gleichzeitig getestet werden, wobei ein erster Teil (TM1) des Testmusters (16) der Vielzahl von logischen Gattern (2) und ein zweiter Teil (TM2) über die Ein-/Ausgangsschaltung (7) der externen Schaltung (14, 15;
- 20 23) zugeführt wird, während sich die Testantwort (17) aus einem ersten Teil von Antwortsignalen (TA1) der Vielzahl von logischen Gattern (2) und aus einem zweiten Teil von Antwortsignalen (TA2) der externen logischen Schaltung (14, 15; 23) ergibt.

25

2. Integrierte Schaltung nach Patentanspruch 1, dadurch gekennzeichnet, daß der Testmuster-Generator (4) und der Testantwort-Analysator (5) aus linear rückgekoppelten Schieberegistern besteht.

30

3. Integrierte Schaltung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß

5

16

die Ein-/Ausgangsschaltung (7) einen Busanschluß zum Verbinden mit einer externen Busstruktur (12') und die Steuervorrichtung eine Bussteuerung (6') aufweist, wobei an der Busstruktur (12') angeschlossene externe Schaltungselemente (23) selektiv über jeweilige Freigabesignale (13') für einen Selbsttest ausgewählt werden.

- 8. Integrierte Schaltung nach Patentanspruch 7, dadurch gekennzeichnet, daß
- die Bussteuerung (6') einen Zähler zum Zählen eines Bustaktsignals aufweist, wobei die steuerbaren Ausgangstreiber (8) nur alle geraden Taktzyklen des Bustaktsignals angesteuert werden und die jeweiligen Freigabesignale (13') sequenziell alle ungeraden Taktzyklen des Bustaksignals zum Freigeben der jeweiligen externen Schaltungselemente (23) ausgegeben werden.
  - 9. Integrierte Schaltung nach einem der Patentansprüche 1 bis 8,
- 20 dadurch gekennzeichnet daß die Ein-/Ausgangsschaltung (7) selektiv deaktivierbar ist.

der Testmuster-Generator (4) Pseudo-Random-Vektoren als Testmuster erzeugt.

- 4. Integrierte Schaltung nach einem der Patentansprüche 1
  5 bis 3,
  dadurch gekennzeichnet, daß
  die Ein-/Ausgangsschaltung (7) Ein-/Ausgabetreiber (9, 9')
  zum Senden und Empfangen von unidirektionalen Signalen (10,
  11) zwischen der Selbsttestschaltung (3) und der externen
  Schaltung (14) aufweist.
  - 5. Integrierte Schaltung nach einem der Patentansprüche 1 bis 4,

dadurch gekennzeichnet, daß

- die Ein-/Ausgangsschaltung (7) steuerbare Ein-/Ausgabetreiber (8) zum Senden und Empfangen von bidirektionalen Signalen (12) zwischen der Selbsttestschaltung (3) und der externen Schaltung (15) aufweist, wobei eine Steuervorrichtung (6) die Treiber der Ausgangsschaltung (7) sowie der externen Schaltung (15) steuert.
- dadurch gekennzeichnet, daß
  die Steuervorrichtung (6) die Selbsttestschaltung (3) und die
  25 Ausgangsschaltung (7) derart steuert, daß in einem ersten
  Testzyklus eine Initialisierung der externen Schaltung (15;
  23) und in einem zweiten Testzyklus der Selbsttest der
  Vielzahl von logischen Gattern (2) sowie der externen
  Schaltung (15) durchgeführt wird.

Integrierte Schaltung nach Patentanspruch 5,

30

6.

7. Integrierte Schaltung nach Patentanspruch 5 oder 6, dadurch gekennzeichnet, daß